计算机期末总结

期中考试

1.试述先行进位解决的问题及基本思想。 （1）进位的传递速度

（2）让各位的进位与低位的进位无关，仅与两个参加操作的数有关。由于每位的操作数是同时给出的，各进位信号几乎可以同时产生，和数也随之产生，所以先行进位可以提高进位的传递速度，从而提高加法器的运算速度。 2.简述浮点运算的基本步骤（以加法运算为例） 例： 两浮点数相加，求X+Y。

已知：X＝2010 · 0.11011011， y＝2100 · (-0.10101100) 解：X和Y在机器中的浮点补码表示形式为(双符号位)：

阶符 阶码 数符 尾数

X： 0 0 0 1 0 0 0 1 1 0 1 1 0 1 1 Y： 0 0 1 0 0 1 1 0 1 0 1 0 1 0 0 计算过程：

①对阶操作

阶差ΔE＝[Ex]补+[-EY]补=00010+11100=11110 X阶码小，Mx右移2位，保留阶码E＝00100。 [Mx]补=00 00 110 110 11 下划线上的数是右移出去而保留的附加位。

②尾数相加

[Mx]补+[MY]补=000011011011+1101010100=111000101011。

③规格化操作

结果的符号位与最高数值位同值,应执行左规处理, 结果为11 00010101 10, 阶码为00 011。 ④舍人

附加位最高位为1，采用0舍1入法处理，在所得结果的最低位+1，得新结果： [M]补=1100010110， M： - 0．11101010。 ⑤判溢出

阶码符号位为00，故不溢出、最终结果为： X+Y=2010 · (-0．11101010)

3.DRAM存储器为什么要刷新？ 防止漏电，保证存储信息不破坏。 4.CPU如何区分指令和数据？

空间：指令的地址是由程序计数器(PC)规定的，而数据的地址是由指令规定的。在程序执行过程中，要避免修改指令,但可以修改数据。

时间：指令在前，数据在后。（时序）

5、RISC和CISC分别代表什么？

精简指令系统计算机(RISC) 复杂指令系统计算机(CISC)

6、求信息码01101110的海明校验码。 解：(1)求信息码01101110的海明校验码 ①确定海明校验位的位数：

设R为校验位的位数，则整个码字的位数应满足不等式N=K+R

1

设R=3，则23-1=7，N=8+3=11,不等式不满足:设R=4，则

24-1=15，N=8+3=11,不等式满足。所以R最小取4。

②确定校验位的位置：位号(1—12)为2的权值的那些位，即 : 20、

21、

22、23的位置作为校验位，记作P

1、P

2、P

3、P4，余下的为有效信息位。即：

12 P1

P2

D0

P3

D1

D2

D3

P4

D4

D5

D6

D7 ③分组：有4个校验位，将12位分4组，第I位由校验位号之和等于I的那些校验位所校验。如表2.4所示。

④校验位的形成：

P1=第一组中的所有位(除P1外)求异或： D6 ⊕ D4 ⊕ D3 ⊕ D1 ⊕ D0

=1 ⊕0 ⊕1 ⊕1 ⊕0=1 P2=第一组中的所有位(除P2外)求异或：D6 ⊕D5 ⊕ D3 ⊕ D2 ⊕ D0

=1 ⊕1 ⊕1 ⊕1 ⊕0=0 P3=第一组中的所有位(除P3外)求异或：D7 ⊕D3⊕ D2⊕ D1

=0 ⊕1 ⊕1 ⊕0=0 P4=第一组中的所有位(除P4外)求异或：D7⊕ D6⊕ D5⊕ D4

=0 ⊕1 ⊕1 ⊕0=0 所以，信息码01101110的海明校验码为011001110001。 (2)校验原理

在接收端分别求S

1、S

2、S

3、S4 S1=P1⊕第一组中的所有位求异或 =P1⊕ D6 ⊕ D4 ⊕ D3 ⊕ D1 ⊕ D0 S2=P2⊕第二组中的所有位求异或 =P2⊕ D6 ⊕D5 ⊕ D3 ⊕ D2 ⊕ D0 S3=P3⊕第三组中的所有位求异或 =P3⊕ D7 ⊕D3⊕ D2⊕ D1 S4=P4⊕第四组中的所有位求异或 =P4⊕ D7⊕ D6⊕ D5⊕ D4 当S1 S2S3 S4=0000时，接收的数无错，否则 S1 S2S3 S4的二进制编码即为出错位号，例如 S1 S2S3 S4=1001说明第9位出错，将其取反，即可纠错。根据此原理，指出和纠正1位出错位的海明校验逻辑电路如图2.1所示。

海明校验逻辑电路图：

2

7.某指令系统的指令字长16位，可含有

3、

2、1或0个地址，每个地址占4位。请设计该指令系统的格式，最多共有多少条指令？ 解：扩展操作码

8.分析加减交替除法的基本原理。

9.某机字长8位，试用如下所给芯片设计一个存储器，容量为10K，其中RAM为高8K，ROM为低2K，最低地址为0（RAM芯片类型有为：4K8，ROM芯片有：2K4）。 ①地址线、数据线各为多少根? ②RAM和ROM的地址范围分别为多少? ③每种芯片各需要多少片。

④画出存储器结构图及与CPU连接的示意图。

3

第三章习题课：

1.写出下列数据规格化浮点数的编码(设l位符号位，阶码为5位移码，尾数为10位补码)。

(1)+111000 (2)-10101 (3)+0.01011 解：(1) +111000=26×0.111000 符号位为0；6的阶码移码表示为10110；尾数补码为1110000000，所以+111000规格化浮点数的编码为0 10110 1110000000 (2)-10101=25×（-0.10101）

符号位为1；5的阶码移码表示为10101；尾数补码为0101100000，格化浮点数的编码为1 10101 0101100000 (3) +0.01011 =2-1×0.1011 符号位为0；-1的阶码移码表示为01111；尾数补码为1011000000，所以+0.01011的规格化浮点数的编码为0 01111 1011000000 2.在浮点数编码表示中___在机器数中不出现，是隐含的。（答案：D） A.阶码 B.符号 C.尾数 D.基数

3.浮点数的表示范围和精度取决于____.（答案；A） A.阶码的位数和尾数的位数

B.阶码采用的编码和尾数的位数

C.阶码采用的编码和尾数采用的编码 D.阶码的位数和尾数采用的编码

4.能发现两位错误并能纠正一位错的编码为 （答案：B ）

A.CRC码 B.海明码 C.偶校验码 D.奇校验码 5.用变形补码计算 X-Y ，X+Y，并判别结果的正确性。设：X=0.11011，Y=-0.10010 解：[X]补=0011011 [Y]补=1101110 [-Y]补=0010010 [X]补+[-Y]补=0101101 溢出

[X]补+[Y]补=0001001 无溢出 X+Y = 0.01001 6.在计算机中，所表示的数有时会发生溢出，其根本原因是计算机的字长有限。答案：对

7.8421码就是二进制数。答案：不对。8421码是十进制数的编码。 8.表示定点数时，若要求数值0在计算机中惟一地表示为全0，应使用反码表示。 答案:错。表示定点数时，若要求数值0在计算机中惟一地表示为全0，应使用补码。

第四章 内容

1.主存储器用来暂时存储CPU正在使用的指令和数据，它和CPU的关系最为密切。主存储器和CPU的连接是由总线支持的，连接形式如图4．1所示。

4

2.例:16KX4位芯片组成16KX8位的存储器

3.例: 4个16KX8位静态芯片组成64KX8位存储器。

4.例1：由Intel2114(1KX4位)芯片组成容量为4KX8位的主存储器的逻辑框图,说明地址总线和数据总线的位数，该存储器与8位字长的CPU的连接关系。 解：此题所用芯片是同种芯片。

（1）片数=存储器总容量（位）/芯片容量（位）=4K*8/（1K*4）=8（片） （2）CPU总线（由存储器容量决定）

地址线位数=log2(字数)=log2(4K)=12(位) 数据线位数=字长=8（位）

（3）芯片总线（由芯片容量决定） 地址线=log2(1K)=10(位) 数据线=4（位）

5

（4）分组（组内并行工作，cs连在一起，组间串行工作，cs分别连接译码器的输出）。

组内芯片数=存储器字长/芯片字长=8/4=2（片） 组数=芯片总数/组内片数=8/2=4（组） （5）地址分配与片选逻辑

(6)连接方式:扩展位数,扩展单元数,连接控制线

6

5.例2.某半导体存储器，按字节编址。其中，0000H -07FFH为ROM区，选用EPROM芯片（2KB/片）；0800H-13FFH为RAM区，选用RAM芯片（2KB/片和1KB/片）。地址总线A15-A0（低）。给出地址分配和片选逻辑。 1）计算容量和芯片数

ROM区：2KB RAM区：3KB 共3片 2）地址分配与片选逻辑

存储空间分配：先安排大容量芯片（放地址低端），再安排小容量芯片。便于拟定片选逻辑。

6.用8K×8位的ROM芯片和8K×4位的RAM芯片组成存储器，按字节编址，其中RAM的地址为0000H～5FFFH，ROM的地址为6000～9FFFH，画出此存储器组成结构图及与CPU的连接图。 解：计算容量、芯片数量：

RAM的地址范围展开为0000000000000000~0101111111111111，

A12-----A0从0000H～1FFFH，容量为：8K，高位地址A15A14A13，从000-010，所以RAM的容量为8K× 3=24K。 RAM的容量是24K ×8，需8K ×4的芯片6片。 ROM的末地址-首地址=9FFFH-6000H=3FFFH，所以ROM的容量为214=16K。ROM的容量是16K ×8，需 8K×8 的芯片2片。 ROM的地址范围展开为0110 0000 0000 0000~1001 1111 1111 1111，高位地址A15A14A13，从011~100。存储器的组成结构图及与CPU的连接如图所示。

7

7.存储器分布图如下面所示（按字节编址），现有芯片ROM 4K×8和RAM 8K× 4，设计此存储器系统，将RAM和ROM用CPU连接。

解：RAM1区域是8K×8，需2片8K×4的芯片；RAM2区域也是8K×8，需2片8K× 4的芯片；ROM区域是8K×8，需2片4K8的芯片。地址分析如下：

（1）方法一

以内部地址多的为主，地址译码方案为：用A14A13作译码器输入，则Y0选RAM1，Y1选RAM2，Y3选ROM，当A12=0时选ROM1，当A12=1时选ROM2，扩展图与连接图如图所示。

8

（2）方法二

以内部地址少的为主，地址译码方案为：用A14A13A12作译码器输入，则Y0和Y1选RAM1，Y2和Y3选RAM2，Y6选ROM1，Y7选ROM2，扩展图与连接图如图所示。

8.用8K×8的RAM芯片和2K×8的ROM芯片设计一个10K×8的存储器，ROM和RAM的容量分别为2K和8K，ROM的首地址为0000H，RAM的末地址为3FFFH。 (1)ROM存储器区域和RAM存储器区域的地址范围分别为多少? (2)画出存储器控制图及与CPU的连接图。 解：（1）ROM的首地址为0000H，ROM的总容量为2K×8；

RAM的末地址为3FFFH，RAM的总容量为8K×8，所以首地址为：2000H。 （2）设计方案

（3）方法一

以内部地址多的为主，地址译码方案为：用A13来选择，当A13=1时选RAM，当A13A12A11=000时选ROM，如图所示。

9

4）方法二

以内部地址少的为主，地址译码方案为：用A13A12A11作译码器输入，则Y0选ROM，Y

4、Y

5、Y

6、Y7均选RAM，如图所示。

9.用4K× 8位的ROM芯片和8K×4位的RAM芯片组成存储器，按字节编址，其中RAM的地址为2000H~7FFFH，ROM的地址为9000H~BFFFH，画出此存储器组成结构图及与CPU的连接图。 解：RAM的地址范围展开为

001 0000000000000~011 11111111111，

A12----A0从0000H~1FFFH，容量为8K，高位地址从001~011 所以RAM的容量为8K×3=24K。

RAM用8K×4的芯片组成，需8K×4的芯片共6片。 ROM的地址范围展开为

1001 000000000000~1011 111111111111， A11----A0从000H~FFFH，容量为4K，

高位地址A15A14A13A12,从1001~1011，所以ROM的容量为4K×3=12K。ROM用4K×8的芯片组成，需4K×8的芯片3片。

10

地址译码方案：用A15A14A13A12作译码器输入，则Y2和Y3选RAM1，Y4和Y5选RAM2 ，Y6和Y7选RAM3，Y9选ROM1， Y10选ROM2 ， Y11选ROM3。储器的组成结构图及与CPU的连接图如图所示。

第六章 1.

IR指令寄存器：用以存放当前正在执行的指令。

PC程序计数器：即指令地址寄存器。存放当前正在执行的指令地址或下一条指令地址。

指令地址形成: (PC)+1->PC。 或: 转移指令修改其内容。

时序控制信号形成部件：根据当前正在执行的指令的需要，产生相应的时序控制信号 指令译码器：对指令寄存器中的操作码进行分析解释，产生相应的控制信号。

脉冲源：脉冲源产生一定频率的脉冲信号作为整个机器的时钟脉冲，是机器周期和工作脉冲的 基准信号。

11

2.微程序控制器的基本工作原理如下：

1）当指令取入IR中以后，根据操作码进行译码，得到相应指令的第一条微指令的地址。

2）指令译码部件可用只读存储器组成，将操作码作为只读存储器的输入地址，该单元的内容即为相应的微指令在控制存储器中的地址。

3）根据控制存储器中的地址从控制存储器取出微指令，并将它存放在微指令寄存器中。

4）控制字段各位的输出通过连接线直接与受控制的门相连，于是就提供了在本节所提出的控制信号。

3.硬布线控制器与微程序控制器，除了操作控制信号的形成方法和原理有差别外，其余的组成部分没有本质上的差别。最显著差异为两点： 1）实现

微程序控制器的控制功能是在存放微程序的控制存储器和存放当前正在执行的微指令的寄存器直接控制下实现的，特点:电路比较规整，各条指令控制信号的差别反映在控制存储器的内容上.而硬布线控制的控制信号先用逻辑式列出，经化简后用电路实现.特点:电路显得零乱且复杂，当需修改指令或增加指令时是很麻烦的.因此微程序控制得到广泛应用，尤其是指令系统复杂的计算机，一般都采用微程序来实现控制功能。 2）性能

微程序控制的速度比硬布线控制的速度低，而硬布线控制的速度快.近年来在一些新型计算机结构中，例如在RISC(精简指令系统计算机)中，一般选用硬布线逻辑。

习题 4.己知某计算机有80条指令，平均每条指令由12条微指令组成，其中有一条取指微指令是所有指令公用的，设微指令长度为32位。请算出控制存储器容量。

解：微指令所占的单元总数：

(80×12-80+1) × 32=（80×11+1 ) × 32 =881 × 32 所以控制存储器容量可选IK × 32。

5.表中给出了8条指令I1~I8所包含的微命令控制信号。试设计微指令控制字段要求所用的控制位最少，而且保持微指令本身内在的并行性。

解：微指令与包含的命令对应表如表所示。

12

从表中可知，E、F、H及B、I、J分别两两互斥，所以微指令控制字段格式设计如下：

6.某机采用微程序控制方式，微指令字长24位，水平型编码控制的微指令格式，断定方式，共有微命令30个，构成4个相斥类，各包含5个、8个、14个和3个微命令，外部条件共3个。

（1）控制存储器的容量应为多少? （2）设计出微指令的具体格式。

解：（1）30个微命令构成4个相斥类，其中5个相斥微命令需3位编码；8个相斥微命令需4位编码，14个相斥微命令需4位编码，3个相斥微命令需2位编码：外部条件3个,采用断定方式需2位控制位。以上共需15位。微指令字长24位，采用水平型编码控制的微指令格式，所以还剩9位作为下址字段，这样控制存储器的容量应为512×24.2）微指令的具体格式如图所示。

7.已知某运算器的基本结构如图所示，它具有+(加)、-(减)、M(传送)种操作。 （1）写出图中1~12表示的运算器操作的微命令。 （2）指出相斥性微操作。

（3）设计适合此运算器的微指令格式。

13

解:（1）图中1~12表示的运算器操作的微命令分别为：

1：+ 2：- 3：M 4：R1→A 5：R2→A 6：R3→A 7： R3→B 8：R2→B 9：R1→B 10： BUS→R1 11： BUS→R2 12： BUS→R3 （2）以下几组微命令是相斥的：

1：+ 2：- 3：M 4：R1→A 5：R2→A 6：R3→A 7： R3→B 8：R2→B 9：R1→B 10： BUS→R1 11： BUS→R2 12： BUS→R3 （3）此运算器的微指令格式如图所示。

8.已知某机采用微程序控制方式，其存储器容量为512×40(位)，微程序在整个控制存储器中实现转移，可控制微程序的条件共12个，微指令采用水平型格式，后继微指令地址采用断定方式，如下所示:

解：（1）假设判别测试字段中每一位为一个判别标志，那么由于有12个转移条件，故该字段为4位，下地址字段为9位。由于控制容量为512单元，微命令字段是(40-4-9)=27位。

（2）对应上述微指令格式的微程序控制器逻辑框如图所示：其中微地址寄存器对应下地址字段，P字段即为判别测试字段，控制字段即为微命令子段，后两部分组成微指令寄存器。地址转移逻辑的输入是指令寄存器OP码，和各状态条件：以及判别测试字段所给的判别标志(某一位为1)，其输出修改微地址寄存器的适当位数，从而实现微程序是分支转移。

14

9.CPU结构如图所示，其中包括一个累加寄存器AC、一个状态寄存器和其他四个寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向。 (1)标明图6.9中四个寄存器的名称。 (2)简述取指令的数据通路。

(3)简述完成指令LDA X的数据通路（X为内存地址，LDA功能为(X) →(AC)） (4)简述完成指令ADD Y的数据通路(Y为内存地址，ADD功能为(AC)+(Y) →(AC))。

(5)简述完成指令STA Z的数据通路(Z为内存地址,STA功能为(AC) →(Z))。

解:(1)A为数据缓冲寄存器MDR，B为指令寄存器IR，C为主存地址寄存器MAR，D为程序计数器PC。

(2)取指令的数据通路：PC→MAR → MM → MDR → IR (3)指令LDA X的数据通路：X → MAR → MM → MDR → ALU → AC (4)指令ADD Y的数据通路：Y → MAR → MM → MDR → ALU → ADD → AC (5)指令STA Z的数据通路：Z → MAR，AC → MDR → MM

15

第十章

1.中断处理过程

(1)关中断，进入不可再次响应中断的状态，由硬件自动实 现。因为接下去要保存断点，保存现场。此时CPU不响应中断，否则，如果现场保存不完整，在中断服务程序结束之后，也就不能正确地恢复现场并继续执行现行程序。 (2)保存断点和现场

为了在中断处理结束后能正确地返回到中断点，在响应中断时，必须把当前的程序计数器PC中的内容(即断点)保存起来。

现场信息一般指的是程序状态字，中断屏蔽寄存器和CPU中某些寄存器的内容。

对现场信息的处理有两种方式：一种是由硬件对现场信息进行保存和恢复；另一种是由软件即中断服务程序对现场信息保存和恢复。

(3)判别中断源，转向中断服务程序。在多个中断源同时请求中断的情况下，需进一步判别中断源，并转入相应的中断服务程序入口。

(4)开中断。因为接下去就要执行中断服务程序，开中断将允许更高级中断请求得到响应，实现中断嵌套。

(5)执行中断服务程序。不同中断源的中断服务程序是不同的，实际有效的中断处理工作是在此程序段中实现的。

(6)退出中断。在退出时，又应进入关中断状态，恢复现场、恢复断点，然后开中断，返回原程序执行。

进入中断时执行的关中断、保存断点等操作一般是由硬件实现的，它被称为“中断隐指令”。

2.1)某总线在一个总线周期中并行传送4个字节的数据，假设一个总线周期等于一个总线时钟周期，总线时钟频率为33MHz，则总线带宽是多少? (2)如果一个总线周期中并行传送64位数据，总线时钟频率升为66MHz，则总线带宽是多少? 解：(1) 设总线带宽用Dr表示，总线时钟周期用T=1/f表示，一个总线周期传送的数据量用D表示， 根据定义可得: Dr=D/T=D×1/T=D×f =4B×33×1000000/s=132MB/s (2) 64位=8B Dr=D×f=8B×66×1000000/s=528MB/s 3.DMA的数据传送过程

16

计算机应用期末总结

11计算机期末总结

计算机控制系统期末总结

计算机学院学习期末总结

计算机操作系统期末简答题总结

大学计算机教师期末教学总结

计算机协会期末总结大会策划书

计算机工程系团总支期末总结大会

大学生计算机编程专业期末总结

计算机学院心理健康协会期末总结

《计算机期末总结.doc》

将本文的Word文档下载到电脑，方便收藏和打印

推荐度：

点击下载文档