数电课程设计

数字电子课程设计

班级：电气002 学号：10110081 姓名：齐西潮

原理图方式设计二进制全加器

一：设计目的

1.通过设计一个二进制全加器和十进制全加器，掌握组合逻辑电路设计的方法。 2.初步了解Quartus Ⅱ采用原理图方式进行设计的流程。

3.初步掌握FPGA开发的流程以及基本的设计方法、基本的仿真分析方法。 二：设计原理

在数字系统中，经常需要进行算术运算，逻辑操作及数字大小的比较等操作，实现这些运算功能的电路是加法器。加法器是一种组合逻辑电路，主要功能是实现二进制数的算数加法运算。

在设计全加器之前先要考虑半加器，半加器完成两个一位二进制相加，而考虑由低位来的进位,半加器的表达式为：Sn=AnBn+AnBn= An⊕Bn

Cn= AnBn ；

全加器是带有进位的二进制加法器，全加器的逻辑表达式：Sn=AnBnCn-1+AnBnCn-1+AnBnCn-1+AnBnCn-1

Cn=AnBnCn-1+AnBnCn-1+AnBnCn-1+AnBnCn-1 三：设计内容

应用软件QuartusⅡ设计原理图并对所设计图进行仿真。 四：设计步骤

（一）二进制全加器的设计步骤 1．打开Quartus Ⅱ,选菜单File→New,在弹出的New对话框中选择Device Design Files页的原理图文件编输入项Block Diagram/Schematic File。 2.在原理图编辑窗口设计一个全加器

编好图后保存文件名取为b_adder.bdf.3．将设计项目设计成可调用的元件

为了构成全加器的顶成设计，必须将以上设计的半加器b_adder.bdf设置成可调用的元件，方法是选择菜单 File→Create/Update Symbol Files for Current File项，即可将当前文件b_adder.bdf变成一个元件符号存盘，以待在高层设计中调用。

4.设计全加器顶层文件。

为了建立全加器的顶层文件，必须打开一个原理图编辑窗口，方法同前，即再次选择菜单File→New，→Block Diagram/Schematic File。在弹出的图中Project下调出b_adder文件，同时按照图连接好全加器。以q_adder命名将此全加器设计存在同一路径F:\\addera文件夹中。 下面是以链接好的全加器电路

保存文件。 5.创建工程

选择File下拉菜单中的New Project Wizard，新建一个工程。点击图中的next进入工作目录。

6.对设计文件进行编译。在Proceing菜单下，点击Start Compilation命令，开始编译。编译结束后点击 确定 按钮。

7.仿真

在File下拉菜单中选择New，选取对话框中的Other File下的Veetor Waveform File，点击OK，打开一个空的波形编辑器窗口。加入输入输出端口，在波形编辑器窗口的左边端口名列表区双击，在弹出的菜单中选择Node Finder,出现Node finder 窗口后，在Filer列表中选择Pins:all,点击List,在Node Finder 窗口中出现的所有的信号名称中点》按钮，再点击OK。制定输入端口的

逻辑电平变化，最后保存该仿真波形文件，文件名与工程名相同。 再点击Edit→End Time ,在弹出的窗口中的 time 值改为100.0 单位是us,点击OK，完成设置。点击右上角的蓝色箭头开始仿真。波形如下

原理图方式设计频率计

一．设计原理

数字频率计的主要功能是测量周期信号的频率。频率是单位时间（ 1S ）内信号发生周期变化的次数。如果我们能在给定的 1S 时间内对信号波形计数，并将计数结果显示出来，就能读取被测信号的频率。数字频率计首先必须获得相对稳定与准确的时间，同时将被测信号转换成幅度与波形均能被数字电路识别的脉冲信号，然后通过计数器计算这一段时间间隔内的脉冲个数，将其换算后显示出来。这就是数字频率计的基本原理。 含有时钟使能的2位十进制计数器电路设计原理如图2-1所示，频率计的核心元件之一是含有时钟使能及进位扩展输出的十进制计数器。所以在这里拟使用一个双十进制计数74390和其它一些辅助元件来完成。图中74390连接成两个独立的十进制计数器，待测频率信号clk通过一个与门进入74390的第1个计数器的时钟输入端1CLKA，与门的另一端由计数使能信号enb控制：当enb=‘1’时允许计数；enb=‘0’是禁止计数。计数器1到4位输出q[3]、q[2]、q[1]和q[0]并成总线表达方式即q[3..]，由图左下角的OUTPUT输出端向外输出计数值，同时由一个4输入与门和两个反相器构成进位信号进入第2个计数器的时钟输入端2CLKA。第2个计数器的4位计数输出是q[7]、q[6]、q[5]和q[4]，总线输出信号是q[7..4]。这两个计数器的总的进位信号，即可用于扩展输出的进位信号由一个6输入与门和两个反相器产生，由cout输出。clr是计数器的清零信号。

二：设计一个2位十进制的计数器 1.绘制原理图。 2.进行全程编译，方法如二进制加法器的方法。 3.仿真

步骤和二进制加法器流程相同外还要注意，在输出总线设置上先选中q[3]、q[2]、q[1]、q[0],右键弹出选择Grouping→Group,name改为q3..0,按此方法设置好q[7]、q[6]、q[5]、q[4],在Grouping→Group,name中改名为q7..4。输入clk时钟信号，clr，enb,信号，然后点击仿真按钮开始仿真，其结果如下

十进制计数器的设计完成。 三：时序控制电路设计

仿真波形图：

四 : 频率计顶层电路设计

仿真波形：

五.实验心得

频率计是在已经能比较熟练使用Quartus II软件的基础上进行设计，仿真的。操作熟练程度确实较以前有了较大提高。掌握了在出错时如何通过error提示进行错误的修改以及使用一些快捷键快速的打开、建立新文件。本次设计中，收获颇多，它培养了我们独立思考、独立解决问题的能力，同时，对于同组之间的合作，也是十分重要的，只有共同努力，才能收获到最美的果实。 在设计中遇到过问题，也解决过问题，有过成功，也有过失败。我们应该记住成功，但我们更加不能忘记失败，只有一次次地总结经验和教训，我们才能不断进步。

总结

过这次数电课程设计实验学习了如何使用Quartus II软件，了解了其主要功能并且知道如何进行一些简单的仿真，使以往抽象的知识形象化，增强了对所学知识的理解和巩固，会对我以后的学习起到极大的帮助作用。

数电课程设计

数电课程设计

数电课程设计

数电课程设计

数电课程设计

数电课程设计

数电课程设计

数电课程设计

数电课程设计

数电课程设计

《数电课程设计.doc》

将本文的Word文档下载到电脑，方便收藏和打印

推荐度：

点击下载文档